• Zuhause
  • Artikel
  • Aman Kokradys Patent: pBIST-Engine mit reduzierter SRAM-Testbusbreite
Veröffentlicht am 23-02-2019

Aman Kokradys Patent: pBIST-Engine mit reduzierter SRAM-Testbusbreite

Aman Kokrady, ein junger Unternehmer, Erfinder und Philanthrop. Er absolvierte ein Studium der Elektrotechnik an der DCE und absolvierte später das IIT Madras. Er kam als Praktikant zu Texas Instruments und hier begann seine Erfolgsreise. Während seiner Tätigkeit für TI reichte Aman verschiedene Patente ein. Nachfolgend finden Sie eine davon, die sich mit der pBIST-Engine mit reduzierter SRAM-Testbusbreite beschäftigt. Dieses Patent wurde am 12. Dezember 2012 eingereicht.

Ein programmierbares eingebautes Selbsttest (pBIST) -System, das zum Testen eingebetteter Speicher verwendet wird, wobei die getesteten Speicher in einer Vielzahl von Sub-Chips enthalten sind, die nicht in das pBIST-Modul integriert sind. Der Testdatenvergleich wird in einer verteilten Datenprotokollierungsarchitektur durchgeführt, um die Anzahl der Verbindungen zwischen den verteilten Datenloggern und der pBIST zu minimieren.

TECHNISCHES GEBIET DER ERFINDUNG

Das technische Gebiet dieser Erfindung ist das Testen von Hochgeschwindigkeitsspeicher und insbesondere ein eingebautes Selbsttest (BIST) -System für eingebettete Speicher.

HINTERGRUND DER ERFINDUNG:

Das Testen hergestellter integrierter Schaltungen zur Bestimmung des ordnungsgemäßen Betriebs war schon immer eine herausfordernde Aufgabe, insbesondere im Hinblick auf Speicherfunktionen auf der Platine. Es gibt zwei Haupttypen von Gerätestörungen, die durch Konstruktionsfehler verursacht werden. Ein Konstruktionsfehler tritt auf, wenn der integrierte Schaltkreis nach einer Konstruktionsspezifikation hergestellt wurde, die keine ordnungsgemäße Funktion für den beabsichtigten Verwendungszweck bot. Ein solcher Defekt wirkt sich auf jeden hergestellten integrierten Schaltkreis aus, bis der Konstruktionsfehler behoben ist. Der Hersteller integrierter Schaltungen muss solche Defekte erkennen und beheben, bevor er eine große Anzahl von Geräten an Kunden versendet, um einen kostspieligen Rückruf zu vermeiden. Im Gegensatz zu einem Konstruktionsfehler beinhaltet ein Herstellungsfehler einen Fehler bei der Herstellung der integrierten Schaltung. Ein Herstellungsfehler hat im Allgemeinen weniger Auswirkungen als alle hergestellten Teile. Solche Fehler werden durch Identifizierung und Korrektur des Herstellungsfehlers korrigiert.

Die meisten Hersteller integrierter Schaltungen testen integrierte Schaltungen vor dem Versand an Kunden auf ihren ordnungsgemäßen Betrieb. Die zunehmende Komplexität der integrierten Schaltung macht diese Prüfung zunehmend schwieriger. Anstatt sich auf immer teurere externe Testgeräte zu verlassen, testen viele Hersteller integrierte Schaltkreise mit einem eingebauten Selbsttest (BIST). BIST verwendet Schaltungen in der integrierten Schaltung, die ausschließlich zum Testen der integrierten Schaltung bestimmt sind. Wenn sie entweder automatisch im Schaltungsbetrieb oder durch ein externes Testgerät ausgelöst werden, erzeugen die BIST-Schaltungen einen Satz von Testbedingungen, die auf der gewöhnlichen Schaltungshardware laufen. Ein Vergleich des Zustands der integrierten Schaltung nach einem Test mit einem erwarteten Zustand zeigt an, ob die integrierte Schaltung bestanden hat. Ein Beispiel für einen solchen Test ist das Schreiben in einen Lese- / Schreibspeicher und das Abrufen der geschriebenen Daten. Eine Übereinstimmung zwischen den geschriebenen und den gelesenen Daten besteht den Test. BIST beinhaltet typischerweise andere komplexere Tests.

Eine Untermenge von BIST ist ein programmierbarer eingebauter Selbsttest (pBIST), der eine allgemeine Test-Engine verwendet, die von einem Satz Anweisungen programmiert wird. Dieser Satz von Testbefehlen wird typischerweise in der integrierten Schaltung in einem Nur-Lese-Speicher (ROM) gespeichert und enthält Anweisungen, die speziell für diese integrierte Schaltung entwickelt wurden. pBIST ermöglicht die Wiederverwendung von Hardware und Testanweisungen, um eine Familie von ähnlichen, jedoch nicht identischen integrierten Schaltkreisen abzudecken.

US-Pat. 7,324,392 mit dem Titel ROM-Based Memory Testing umfasst eine Beschreibung eines beispielhaften Satzes von Anweisungen zur Verwendung in einer pBIST. Dieses Patent wird in seiner Gesamtheit durch Bezugnahme aufgenommen.

Bei herkömmlichen VLSI-Systemen wird der Speichertest in drei Schritten durchgeführt. Im ersten Schritt ist die festverdrahtete Logik (häufig von Drittanbietern verfügbar) Beispiele für memBIST (MBIST), die Algorithmen verwenden, die entwickelt wurden, bevor das Gerät für das Tape-Out festgelegt wurde. Die Festlegung des genauen Aufbaus der festverdrahteten Logik ist derzeit nicht möglich. Es ist unmöglich, die geeigneten Hardwareschaltungen vorherzusagen, da die erforderlichen Informationen während des Prozessqualifizierungsfensters aus Prozessmodelltreibern stammen. Zweitens wird beim herkömmlichen Speichertest versucht, Testlücken mithilfe von CPU-basierten Techniken zu schließen. Diese Techniken weisen eine Reihe von Einschränkungen auf stellt die CPU-Schnittstelle mit weitgehend unzugänglichen Speicherfunktionen dar. Die Unfähigkeit, Back-to-Back-Zugriffe auf alle Speicher durchzuführen, stellt eine weitere schwerwiegende Einschränkung dar. Drittens können externe Speicherzugriffe während des Speichertests, während sich das Gerät in Waferform befindet, keine direkten Speicherzugriffe (DMA) durchführen Dies kann dazu führen, dass eine beträchtliche Anzahl von Fehlern nicht beobachtet werden kann.

ZUSAMMENFASSUNG DER ERFINDUNG:

Ein SOC (System On Chip) enthält normalerweise eine Vielzahl von Unterchips, die eingebettete Speichersystemtests und Datenprotokollierungsfunktionen durchführen. Die Kommunikation zwischen der pBIST und dem Datenlogger erfordert eine große Anzahl von Verbindungen, was zu Schwierigkeiten beim Routing der Verbindungen im SOC führt.

Diese Erfindung beschreibt ein Testsystem für ein eingebettetes Speichergerät, bei dem eine einzige pBIST-Engine verwendet wird, die in der Lage ist, eine asynchrone Schnittstelle zu einer Vielzahl von Unterchips mit einem in jedem Unterchip integrierten Distributed Data Logger (DDL) herzustellen. Die Anzahl der erforderlichen Verbindungen zwischen der pBIST und den Datenloggern wird reduziert, indem die Testdaten durch die pBIST komprimiert und die Daten bei Bedarf um die DDL erweitert werden.

Siehe auch

Backfire G2T ReviewWie wirkt sich Blockbox Sandbox aus?Warum sollte Video abgespielt werden (mit)Ihre Rede, ihre Regeln: Treffen Sie die Leute, die das Internet bewachenSie möchten wissen, wohin wir 2019 fahren werden?Die Kilogirls